| 项目启动与设计方法学 |
UWB项目实战导论：
项目介绍、
市场需求分析、
技术指标定义、
实现方案规划与架构设计。
VLSI系统设计方法学：
自顶向下的设计方法、
时序驱动的设计理念。
数字设计库详解：
标准单元库、I/O库、
内存编译器的介绍、分析、创建与使用方法。
ASIC设计流程概览：
基于Synopsys工具链的完整前端到中端设计流程。 |
| RTL实现与功能验证 |
编码及仿真技巧：
编码规范：可综合的Verilog/SystemVerilog编码风格与最佳实践。
验证仿真技术：RTL级功能仿真方法与 testbench 编写技巧。
门级仿真技术：综合后门级网表的时序反标仿真与功能确认。 |
| 逻辑综合与时序约束 |
综合技术：
工具：基于 Design Compiler。
核心技能：创建时序、面积、功耗约束；优化策略；环境属性设置。
关键分析：时序路径、时序弧的分析；时序报告与面积报告的解读。
自动化：使用TCL脚本驱动综合流程与分析结果。 |
| 静态时序分析 |
工具：基于 PrimeTime。
核心技能：建立时间与保持时间检查；时序例外（多周期路径、虚假路径）的设置；时序收敛策略。
自动化：基于TCL的STA运行流程与结果深度分析 |
| 可测试性设计 |
DFT技术：
工具：基于 DFT Compiler 和 TetraMax。
核心技能：扫描链插入（Scan Insertion）原理与流程；ATPG（自动测试向量生成）算法；故障模型与测试覆盖率分析。
自动化：使用TCL实现DFT插入与测试向量生成。 |
| 形式验证 |
工具：基于 Formality。
核心方法：等价性检查原理；RTL与门级网表、综合前后网表的一致性验证。
高级技巧：匹配策略与调试技巧；解决验证失败的方法。
自动化：基于TCL的形式验证流程。 |
| 低功耗设计与分析 |
功耗分析：基于 PrimePower 的功耗计算与分析方法；基于数字单元库的功耗建模。
低功耗技术：基于 Power Compiler 的时钟门控技术实现与优化。
自动化：基于TCL的功耗分析流程。 |
| 版图后设计与验证 |
工具：基于 Astro 及相关流程。
核心内容：理解芯片Layout基本概念；SPEF标准寄生参数格式文件的提取与反标。
Post-Layout验证：包含网表提取、参数提取后的形式验证、静态时序验证、门级功能仿真和功耗分析。 |
| 高级设计技巧与项目实战 |
UWB项目电路优化：
在UWB项目开发中应用的时序、面积和功耗优化手段。
ASIC高级话题：
跨时钟域信号处理：同步器设计、握手机制、FIFO设计。
同步复位与异步复位的设计与处理策略。
FPGA设计技巧：
FPGA的物理结构与实现技术。
FPGA设计的约束方法与优化技巧。
ASIC设计在FPGA上进行原型验证的注意事项。 |
