求知 文章 文库 Lib 视频 iProcess 课程 认证 咨询 工具 讲座 Modeler   Code  
会员   
 
 
 
开班计划 | 技术学院 | 管理学院 | 嵌入式学院 | 电子&机械 | 军工学院 | 定向培养 | 专家指导  
 电话 English
成功案例   品质保证
 
   
成功案例
中航工业 嵌入式软件开发指南
某轨道交 嵌入式软件高级设计
英特尔 代码整洁与嵌入式C
某安保系 嵌入式Linux基
国内某知 嵌入式软件可靠性设
中国航空 嵌入式C高质量编程
中国移动 网络规划与管理

相关课程  
UML +RoseRealtime+嵌入式
C++嵌入式系统开发
嵌入式白盒测试
手机软件测试
嵌入式软件测试
嵌入式操作系统VxWorks
 
全部课程 >硬件开发  
Xilinx-FPGA局部可重构技术
213 次浏览  5 次
王老师
王老师,美国加州大学戴维斯分校高级访问学者
 
时间地点: 北京、上海、深圳根据报名开班
课程费用:4200元/人
 
企业内训:可以根据企业需求,定制内训,详见 内训学习手册



认证方式:
培训前了解能力模型。
培训后进行能力评测:
  • 在线考试
  • 能力分析,给出学习建议
  • 合格者颁发证书,作为职业技能资格证明


    可重构FPGA系统,指FPGA内时序逻辑的发生不是通过调用芯片内不同区域和不同逻辑资源组合实现,而是通过对FPGA全局或局部逻辑进行动态重构实现。局部动态可重构技术,指系统实时运行时只对FPGA内部需要修改逻辑的部分单元进行重新配置,同时其他逻辑不受影响,保持正常工作。
    FPGA动态重构技术可以实现硬件资源的时分复用和动态修复,可以应用在自适应硬件系统、嵌入式容错系统、在线检测与容错系统等,以及网络重构平台中作为网络侵入检测和网络远程重构等。
    FPGA动态可重构技术可以提高FPGA系统可靠性,尤其在航天器电子系统应用中具有显著优点:
    1)在轨重构FPGA系统以纠正设计错误。SRAM工艺的FPGA重构技术能够实现在轨重构硬件设计,可以纠正发射后发现的软件和硬件错误;
    2)在轨重构以实现FPGA容错。如果FPGA局部区域电路发生故障或者出现损坏,通过重构FPGA整个或者局部电路修复或者替代损毁部分;
    3)不同任务阶段在轨重构。可重构技术能够有效地针对不同任务阶段改变电路功能,达到降低系统复杂度,节约功耗的目的;
    4)通过远程重构实现系统升级和维护。例如NASA 2005 年发射的“新地平线号”宇宙探测器,抵达目的地冥王星需要飞行10年时间。使用远程重构技术可以方便地构造新处理系统。
    5)自适应控制。由可重构 FPGA 构成的可重构处理器的功能可以自适应地根据任务条件改变。
    6)实现保密通信。利用FPGA 可动态重构功能实现动态配置软件无线电,动态更新通信调频序列和加密方式。
    培训目标:
    • 理解局部可重构技术术语
    • 理解局部可重构设计流程
    • 掌握构建局部可重构系统
    • 理解局部可重构设计对FPGA资源的影响
    • 掌握在Xilinx Virtex系列芯片中设计可重构外设
    • 掌握使用局部可重构的不同方法
    • 掌握利用Xilinx PlanAhead工具设计、开发和调试局部可重构系统
    培训对象:硬件工程师,机械结构工程师,系统工程师等
    学员基础:了解电路基本知识,最好具备一定的硬件开发经验
    授课方式:定制课程 + 案例讲解 + 小组讨论,60%案例讲解,40%实践演练
    培训内容:2天

    • 部分重配置简介
    • PlanAhead 简介
    • 实验 1:部分重配置设计流程简介:分步介绍采用 PlanAhead 工具和预构建设计(pre-build design) 的部分重配置设计流程。通过使用 iMPACT 程序在Virtex-5开发板上对 Virtex-5 FPGA 进行全面和部分配置来验证功能性。
    • 分区和时钟应考虑的设计事项
    • 时序约束与分析
    • 实验 2:应用时序约束并进行分析:使用 Xilinx 综合技术 (XST) 对部分模块进行综合。对设计进行布局规划、创建时序约束,并实现设计。对结果进行后端注释和分析。通过使用 iMPACT 程序在 XUP Virtex-5 开发板上对 Virtex-5 FPGA 进行全面和部分配置来验证功能性。
    • 定义可重配置外设应考虑的设计事项:
    • 实验3:使用 Xilinx Platform Studio (XPS) 硬件内部配置访问端口 (HWICAP) pcore 进行重配置:创建能够用 XPS HWICAP pcore 和存储在紧凑型 Flash 卡上的部分比特流对外设进行重配置的基于处理器的应用使用系统 ACE 控制器执行全面配置。在用户应用控制下执行部分重配置。
    • 通过用户逻辑驱动 ICAP 时的设计注意事项
    • 使用 ChipScope软件对部分重配置设计进行调试
    • 实验4:通过用户逻辑驱动 ICAP ,并使用 ChipScope 进行调试:使用 ICAP 相关逻辑来执行部分重配置。提供的逻辑无需使用处理器系统即可执行部分重配置。使用 ChipScope 对设计进行调试。
    • 使用 ChipScope软件对部分重配置设计进行调试
    • 设计可重配置的 FSL 外设
    • 实验5:重配置 Flash 存储器中的快速单工链路 (FSL) 外设:设计具有 FSL 外设的处理器系统,并使用存储在 flash 存储器中的部分比特流对其进行重配置。
    • 采用系统生成器 (System Generator) 内核进行设计
    • 实验6:可重配置的音频滤波器:使用在系统生成器 (System Generator) 中生成的音频滤波器内核来开发能提供各种滤波功能的可重配置系统。
     
    213 次浏览  5 次
    其他人还看了课程
    基于Vivado的FPGA高性能开发  210 次浏览
    Altera FPGA设计技术高级研修班  182 次浏览
    FPGA-DSP算法实现与优化技术  220 次浏览
    FPGA数字信号处理设计  312 次浏览
    FPGA接口设计与实现技术  265 次浏览
    ARM 体系结构与应用开发  292 次浏览
    定制内训



    最新活动计划
    测试需求分析与测试用例设计 12-17[北京]
    软件架构设计方法、案例与实践 12-18[北京]
    ANSYS 有限元分析实战 12-20[北京]
    基于UML和EA进行系统分析设计 12-26[北京]
    嵌入式C高质量编程 12-12 [上海]
    区块链项目解析与项目实战 12-27[上海]
    基于SysML和EA系统设计建模 12-16 [深圳]
     讲座 5G网络技术
     讲师:林尚静
     时间:2019-12-28