基于Xilinx FPGA的高速数据连接技术培训-火龙果软件

FPGA开发简介
可编程逻辑器件基础	可编程逻辑器件概述可编程逻辑器件的发展历史 PLD开发工具
FPGA芯片结构	FPGA工作原理与简介 FPGA芯片结构软核、硬核以及固核的概念
基于FPGA的开发流程	FPGA设计方法概论典型FPGA开发流程基于FPGA的SOC设计方法
Xilinx公司主流可编程逻辑器件简介	Xilinx FPGA芯片介绍 Xilinx PROM芯片介绍
Verilog HDL语言基础
Verilog HDL语言简介	Verilog HDL语言的历史 Verilog HDL的主要能力 Verilog HDL和VHDL的区别 Verilog HDL设计方法
Verilog HDL基本程序结构
Verilog HDL语言的数据类型和运算符	标志符数据类型模块端口常量集合运算符和表达式
Verilog HDL语言的描述语句	结构描述形式数据流描述形式行为描述形式混合设计模式
Verilog代码书写规范	信号命名规则模块命名规则代码格式规范模块调用规范
Verilog常用程序示例	Verilog基本模块基本时序处理模块常用数字处理算法的Verilog实现
基于Xilinx芯片的HDL语言高级进阶
面向硬件电路的设计思维	面向硬件的程序设计思维 “面积”和“速度”的转换原则同步电路的设计原则模块划分的设计原则
优秀的HDL代码风格	代码风格的含义通用代码风格的介绍专用代码风格的简要说明
Verilog建模与调试技巧	双向端口的使用和仿真阻塞赋值与非阻塞赋值输入值不确定的组合逻辑电路数学运算中的扩位与截位操作利用块RAM来实现数据延迟测试向量的生成
Xilinx公司原语的使用方法	计算组件时钟组件配置和检测组件吉比特收发器组件 I/O端口组件处理器组件 RAM/ROM组件寄存器和锁存器移位寄存器组件 Slice/CLB组件
ISE开发环境使用指南
ISE套件的介绍与安装	ISE简要介绍 ISE功能简介 ISE软件的安装 ISE软件的基本操作
基于ISE的代码输入	新建工程代码输入代码模板的使用 Xilinx IP Core的使用
基于ISE的开发流程	基于Xilinx XST的综合基于ISE的仿真基于ISE的实现基于ISE的芯片编程功耗分析以及XPower的使用
约束文件的编写	约束文件的基本操作 UCF文件的语法说明管脚和区域约束语法管脚和区域约束编辑器PACE
ISE与第三方软件	Synplify Pro软件的使用 ModelSim软件的使用 Synplify Pro、ModelSim和ISE的联合开发流程 ISE与MATLAB的联合使用
Xilinx FPGA芯片底层单元的使用	Xilinx全局时钟网络的使用 DCM模块的使用 Xilinx内嵌块存储器的使用硬核乘加器的使用
FPGA配置电路及软件操作
FPGA配置电路综述	Xilinx FPGA配置电路综述 Xilinx FPGA常用的配置管脚 Xilinx FPGA配置电路分类
JTAG电路的原理与设计	JTAG电路的工作原理 Xilinx JTAG下载线
FPGA的常用配置电路	主串模式——最常用的FPGA配置模式 SPI串行Flash配置模式从串配置模式字节宽度外部接口并行配置模式 JTAG配置模式 System ACE配置方案
iMPACT软件使用	iMPACT综述与基本操作使用iMPACT创建配置文件使用iMPACT配置芯片 FPGA配置失败的常见问题
从配置PROM中读取用户数据	从PROM中引导数据简介硬件电路设计方法软件操作流程
在线逻辑分析仪ChipScope的使用
ChipScope介绍	ChipScope Pro简介 ChipScope Pro软件的安装 ChipScope Pro的使用流程
ChipScope Core Generator使用说明	ChipScope Pro核的基本介绍 ChipScope核的生成流程
ChipScope Core Inserter使用说明	Core Inserter的用户界面 Core Inserter的基本操作
ChipScope Pro Analyzer使用说明	ChipScope 分析仪的用户界面 ChipScope Analyzer的基本操作
在ISE中直接调用ChipScope的应用实例	在工程中添加ChipScope Pro文件在ChipScope Pro中完成下载和观察
基于FPGA的数字信号处理技术
数字信号概述	数字信号的产生采样定理数字系统的主要性能指标
离散傅里叶变换基础	离散傅里叶变换频域应用 FFT/IFFT IP Core的使用
XtremeDSP模块功能介绍
乘累加结构的FIR滤波器	单乘法器MAC FIR滤波器对称MAC FIR滤波器 MAC FIR滤波器IP Core的使用
半并行/并行FIR滤波器	并行FIR滤波器半并行FIR滤波器 FIR Compiler IP Core的使用
多通道FIR滤波器	滤波器组的基本概念多通道FIR滤波器的基本原理多通道FIR滤波器组的FPGA实现
基于System Generator的DSP系统开发技术
System Generator的简介与安装	System Generator简介 System Generator的主要特征 System Generator软件的安装和配置
System Generator入门基础	System Generator开发流程简介 Simulink基础 AccelDSP软件工具
基于System Generator的DSP系统设计	System Generator快速入门 System Generator中的信号类型自动代码生成编译MATLAB设计生成FPGA代码子系统的建立和使用
基于System Generator的硬件协仿真	硬件协仿真平台的介绍与平台安装硬件协仿真的基本操作共享存储器的操作
System Generator的高级应用	导入外部的HDL程序模块设计在线调试系统中的多时钟设计软、硬件联合开发 FPGA设计的高级技巧设计资源评估
开发实例：基于FIR滤波器的协仿真实例
基于FPGA的可编程嵌入式开发技术
可编程嵌入式系统（EDK）介绍	基于FPGA的可编程嵌入式开发系统 Xilinx公司的解决方案
Xilinx嵌入式开发系统组成介绍	片内微处理器软核MicroBlaze 片内微处理器PowerPC 常用的IP核以及设备驱动系统设计方案
EDK软件基本介绍	EDK的介绍与安装 EDK设计的实现流程 EDK的文件管理架构
XPS软件的基本操作	XPS的启动利用BSB创建新工程 XPS的用户界面 XPS的目录结构与硬件平台在XPS加入IP Core 在XPS中定制用户设备的IP XPS中IP Core API函数的查阅和使用方法
XPS软件的高级操作	XPS的软件输入 XPS中的设计仿真将EDK设计作为ISE设计的子系统 XPS对嵌入式操作系统的支持 XPS工程的实现和下载在线调试工具XMD的使用 XPS中ChipScope的使用软件平台SDK的使用
EDK开发实例——DDR SDRAM接口控制器	DDR SDRAM工作原理 DDR SDRAM控制器的EDK实现 DDR SDRAM控制器的调试
基于FPGA的高速数据连接技术
高速数据连接功能简介	高速数据传输的背景 Xilinx公司高速连接功能的解决方案
实现吉比特高速串行I/O的相关技术	吉比特高速串行I/O的特点和应用吉比特串行I/O系统的组成吉比特串行I/O的设计要点
基于Rocket I/O高速串行技术	Rocket I/O技术简介 Aurora协议 Rocket I/O硬核模块的体系结构 Rocket I/O的时钟设计方案 Rocket I/O的开发要素 Rocket I/O IP Core的使用
基于Xilinx FPGA的千兆以太网控制器的开发	千兆以太网技术基于FPGA的千兆以太网MAC控制器实现方案 Xilinx 千兆以太网MAC IP Core
时序分析原理以及时序分析器的使用
时序分析的作用和原理	时序分析的作用静态时序分析原理时序分析的基础知识
Xilinx FPGA中的时钟资源	全局时钟资源第二全局时钟资源
时序约束	使用约束文件添加时序约束使用约束编辑器添加时序约束
ISE时序分析器	时序分析器简介时序分析器的文件类型时序分析器的调用与用户界面时序分析器的基本使用方法提高时序性能的手段